【卡城华人网】英特尔注册软体定义核心专利，以组合虚拟大核心提升单执行绪效能

>>返回【卡城华人网】主页

卡城新闻加国新闻即时新闻娱乐八卦最新科技读者文摘养生保健美食饮品居家生活移民茶馆艺术中心风筝专辑
房屋租赁求职招聘便民广告定居指南城市介绍房产动态留学移民华人故事教育话题财经信息精华旅游难得一笑

最新科技

卡城华人网信息中心

最新科技

英特尔注册软体定义核心专利，以组合虚拟大核心提升单执行绪效能

英特尔注册软体定义核心专利，以组合虚拟大核心提升单执行绪效能
【卡城华人网 www.calgarychina.ca】 2025-09-02 12:05

免责声明：本消息未经核实，不代表网站的立场、观点，如有侵权，请联系删除。

【卡城华人网】英特尔注册软体定义核心专利，以组合虚拟大核心提升单执行绪效能

处理器大厂英特尔（Intel）近日取得「软体定义核心」（Software Defined Supercore，SDC）专利，概念是软体结合多核心，组成一个虚拟且超宽广的「超级大核心」。

Tom's Hardware报导，新技术目标是在具备足够偕同工作量的特定应用，显著提升单执行绪的性能表现。若该技术可以成功达成，未来英特尔的中央处理器（CPU）有望在选定的应用程式中提供更为出色的单执行绪性能。然而，目前这仅是一项专利，未来是否真正用于产品，仍是未知数。

英特尔SDC目的为协同运作，将两个或更多实体CPU核心结合，如单一高性能虚拟核心。机制是将单一执行绪指令拆分成独立区块，不同实体核心平行运算。为了确保程式的原始执行顺序不受影响，系统会用专门同步与资料传输指令协调。这种设计能以最小的额外作业，最大化每时脉周期指令数（IPC）。相较于传统提升性能的方式，例如增加时脉速度，或建造体积庞大、单一的大核心，SDC的这种做法有其独特优势。因为，建造大核心可能导致功耗显著增加，同时提高电晶体生产预算，而SDC则提供了一种在不牺牲这些资源下，进一步提升单执行绪性能的替代方案。

现代x86 CPU核心一般能解码4到6条指令，并在这些指令被解码成微操作（micro-ops）后，每个周期将执行8到9个微操作，进而达到此类处理器最高的IPC性能。然而，与此形成对比的是，苹果（Apple）的客制化Arm架构高性能核心（如Firestorm、Avalanche、Everest）理想状况下，每周期可解码多达八条指令，并执行超过十条指令。这也是为什么苹果处理器在单执行绪性能和功耗方面，通常能展现出比同级Arm晶片更优异的表现。

尽管从技术角度看，建造一个能够在每个时脉周期解码、发布和回收多达8条指令的8路x86 CPU核心是可行的，但实际应用并未实现。主要瓶颈在于前端设计的复杂性，以及性能提升在功耗和晶片面积成本上所面临的显著递减效应。事实上，即使是目前最先进的x86 CPU，在执行一般工作运算时，根据软体的不同通常也只能维持二至三或四的持续IPC。有鉴于此，英特尔SDC提出创新策略，合适情境下，将两个或更多单元配对，协同运作，共同组成一个大核心，取代直接做一个八路x86 CPU核心的困难。

硬体层面，每个支援SDC的系统核心都整合成一个专用小型硬体模组，负责管理配对核心同步、暂存记忆体传输及记忆体排序。这些模组会利用一个预留的记忆体区域，称为「虫洞位址空间」（wormhole address space），协调即时输入／输出数据（live-in/live-out data）和同步操作。这样可以确保来自不同核心的指令，最终能以正确的程式顺序完成回收。同时支援依序执行（in-order）和乱序执行（out-of-order）核心，并对现有执行引擎仅需最小幅度修改，晶片面积可紧致设计。

软体层面，系统将采用即时编译器（JIT compiler）、静态编译器或二进位仪器（binary instrumentation）等技术，将单执行绪程式切割成不同的程式码区段。这些区段会被分配给不同的核心来执行。同时，系统会注入特殊的指令，用于控制程式流程、暂存记忆体传递和同步行为，以确保硬体能够维持执行的完整性。作业系统（OS）扮演关键角色，会根据执行时条件，动态判断何时将执行绪迁移进入或退出超核心模式，以达到性能与核心可用性之间的最佳平衡。

尽管英特尔的专利文件并未提供性能提升估计，但暗示特定应用场景，两个小核心联合性能，有望逼近一个大核心表现。若能成功从专利走向商业化，可为单执行绪应用程式带来显著性能提升，特别是能充分利用SDC设计优势的运算。不过SDC仍处于专利阶段，发展与应用值得关注。

(首图来源：英特尔)

作者 Atkinson

编辑(Edit) 删除(Delete)

>>返回【卡城华人网】主页